Latches y Flip-flops de bajo consumo y tolerantes a fallos: Diseño y análisis de rendimiento

Hoy en día, los latches y flip-flops se utilizan ampliamente para el almacenamiento de datos. Este libro se centra en la revisión, el estudio y el diseño de circuitos tolerantes a fallos para reducir los fallos a nivel de circuito y proteger un circuito de fallos. En este libro, se discuten ocho novedosos latches tolerantes a fallos de baja potencia y cuatro flip-flops libres de fallos. Las configuraciones de los latches se diseñan con la estructura 1P-2N y la estructura 2P-1N o la estructura 1P-2N, la estructura 2P-1N y la estructura de elementos C. Si algún fallo transitorio afecta a una de las estructuras, entonces es corregido por la otra estructura. Los flip flops de doble flanco activados sin fallos son diseños novedosos y únicos. Hasta ahora, los diseños de DET-FF existentes se construyen utilizando un circuito de elementos C o una estructura 1P-2N o una estructura 2P-1N, pero los nuevos diseños propuestos se diseñan utilizando la combinación de un circuito de elementos C y una estructura 2P-1N o un circuito de elementos C y una estructura 1P-2N. Los nuevos DET-FFs libres de fallos proporcionan una salida totalmente libre de fallos y pueden aumentar la eficiencia del sistema. La novedad potencial de este trabajo es que los nuevos diseños presentados pueden reducir el 50% del consumo de energía y contribuir al ahorro total de energía del sistema.